Кодирующие устройства для форматов FT1.1, FT1.2, в которых используются коды с проверкой на четность

Рассмотрим в качестве примера кодирующее устройство для формата FT1.1, организованное на регистре сдвига (рис. 23).

В рассматриваемых форматах кодовое слово состоит из одиннадцати символов: восьми информационных и трех служебных (СТАРТ, СТОП и бит четности). Сигналу СТАРТ всегда соответствует низкий уровень напряжения на входе D11. Аналогично сигналу СТОП соответствует высокий уровень напряжения на входе D1. Бит четности формируется схемой проверки на четность, представляющей собой сумматор по модулю два, куда поступают все информационные биты. С выхода схемы проверки на четность сигнал поступает на вход D2 регистра сдвига. Информационные биты сначала накапливаются в буфере, а затем в виде параллельного кода поступают на входы D3-D10. После формирования кодового слова на входах регистра на С надо подать 11 тактов сдвига, чтобы информация через модем поступала в канал связи.

Для формата FT1.2 кодирующее устройство проектируется аналогично, только вместо сумматора по модулю 2 используется сумматор по модулю 256.

Представленный способ кодирования является одним из возможных для форматов FT1.1, FT1.2. Можно формировать кодовое слово в последовательном, а не в параллельном коде. Схема, работающая в параллельном коде, может оказаться проще. Она не требует использования регистра сдвига и может быть построена только с использованием буферного регистра. Схема проверки на четность может быть заменена триггером со счетным входом.

Рис. 23 Кодирующее устройство для кодовых форматов FT1.1, FT1.2

В изображенной схеме предполагалось, что информационное слово поступает от источника информации в параллельном коде. Это условие обеспечивается только в некоторых частных случаях, например, в КС ТИ, где сигнал с датчика поступает сразу на вход АЦП. На выходе АЦП получаем параллельный код. В других случаях (ТУ, ТС, ТР) информационное слово должно быть сформировано с помощью дополнительных устройств. Так как информационное слово является обычно двоичным неизбыточным, для его формирования могут использоваться шифраторы (рис. 24).

Рис. 24 Шифратор

При появлении сигнала на одном из входов, на выходе шифратора получаем двоичный эквивалент входного сигнала.

Существуют стандартные схемы со значениями

M = 8, n = 3; M = 16, n = 4. Шифраторы бывают с памятью и без памяти, приоритетные и неприоритетные.

Шифратор без памяти выдает сигнал на выходе, пока есть сигнал на входе (т. е. имеем комбинационную схему). Шифратор с памятью хранит сигнал на выходе и после снятия входного сигнала.

В неприоритетном шифраторе подача сигнала на два или несколько входов одновременно недопустима. В приоритетном предпочтение отдается входу со старшим номером.

В каналах связи телеуправления обычно используются неприоритетные шифраторы с памятью. Это объясняется тем, что оператор в какой-либо момент времени может передать только один сигнал телеуправления. При случайной коммутации оператором нескольких ключей одновременно в канал связи эти сигналы не поступят. Недопустимо применение шифраторов без памяти в системах телеуправления, так как в этом случае сигнал на один из входов должен был бы подаваться оператором некоторый промежуток времени. То есть во время коммутации ключа при использовании шифратора без памяти сигнал может передаваться несколько раз, что недопустимо в такой ответственной системе, как система ТУ.

В каналах связи телесигнализации используют приоритетные шифраторы с памятью или без памяти. Распознавание приоритета необходимо в схемах опроса с фиксацией измененного состояния, когда информация от нескольких объектов телесигнализации может поступать одновременно.

Шифратор без памяти может быть легко спроектирован в случае, если не подходит стандартный шифратор. Для проектирования шифратора с памятью на каждый выход шифратора без памяти нужно поставить R-S-триггер. Альтернативой приоритетного шифратора может быть мультиплексор перед АЦП, который подключает датчики поочередно.